



**UNIVERSIDAD POLITÉCNICA DE CARTAGENA**  
**TITULACIÓN: INGENIERO DE TELECOMUNICACIÓN**

**LABORATORIO DE COMUNICACIONES (3<sup>er</sup> CURSO)**

Examen final: 5 de Septiembre de 2008

*Profesores: Pedro Vera Castejón, Alejandro Álvarez Melcón y Fernando D. Quesada Pereira*

**Problemas** (10.0 puntos)

No se permite tener en la mesa ningún tipo de apuntes ni libros durante el examen. Deje su carné de estudiante o DNI en un lugar bien visible sobre la mesa. *No olvide poner el nombre en todas las hojas.* Tiempo de examen 3 horas.

**Problema 1** (3,0 puntos)

Considere como punto de partida del problema el circuito modulador en doble banda lateral de la Figura 6 y el valor de los componentes recogido en la Tabla 1. A continuación responda de forma justificada a las siguientes cuestiones:

- 1) **(0,5 puntos)** Descomponga el circuito en distintos bloques o componentes significativos e indique la función que desempeñan cada uno de ellos.  
El circuito es un modulador balanceado con dos amplificadores diferenciales que se emplea para generar una doble banda lateral (DBL)  
En el circuito se distingue la red de alimentación formada por la fuentes de tensión continua de 12 V y  $-8$  V. Asimismo, se tienen las fuentes alternas que constituyen la portado  $V_p$  y la moduladora  $V_m$ . La señal modulada en DBL se encuentra en el punto señalado por  $V_{sal}$ . Por otra parte, las fuentes de corriente de los amplificadores diferenciales se implementan con un esquema en configuración de espejo de corriente en la parte inferior del circuito. Los amplificadores diferenciales están situados en la parte superior del circuito y deben funcionar en contrafase en regimen lineal, para que así la ganancia sea proporcional a la señal moduladora.
- 2) **(0,75 puntos)** Calcule la corriente de salida en cada uno de los amplificadores diferenciales en contrafase. Para simplificar los cálculos no tenga en cuenta el efecto de las resistencias de  $R_{14}$  a  $R_{20}$ . Para estos cálculos asuma para los transistores que la constante  $\beta = 50$  y que  $V_{BE} = 0,7$ .  
Teniendo en cuenta las simplificaciones del enunciado, tenemos que analizar el circuito de la Figura 1. En primer lugar calcularemos la corriente que entrega el espejo de corriente  $I_0$ . Para ello analizamos la primera rama del espejo escribiendo la ecuación de lazo:

$$I_{R_7} R_7 + V_{BE_{10}} + R_{10} I_{E_{R_{10}}} - V_{CC} = 0 \quad (1)$$

Al tratarse de una configuración en espejo de corriente, la corriente de base  $I_B$  será la misma para los tres transistores. De esta manera podemos escribir la siguiente ecuación para la corriente de colector  $I_{C_{R_{10}}}$  en el primer transistor:


$$I_{R_7} = I_{C_{R_{10}}} + 3 I_B \quad (2)$$

Por otro lado se tiene que  $I_{C_{R10}} = \beta I_B$  y que  $I_{E_{R10}} = (\beta + 1) I_B$ , por lo que empleando relaciones podemos transformar la relación (1) en la siguiente ecuación en términos de la corriente de colector del primer transistor:

$$\frac{\beta + 3}{\beta} R_7 I_{C_{R10}} + \frac{\beta + 1}{\beta} R_{10} I_{C_{R10}} = V_{CC} - V_{BE_{10}} \quad (3a)$$

$$I_{C_{R10}} = \frac{V_{CC} - V_{BE_{10}}}{\frac{\beta+3}{\beta} R_7 + \frac{\beta+1}{\beta} R_{10}} = 0,946 \text{ mA} \quad (3b)$$

Finalmente, al tratarse de una configuración en espejo de corriente resulta que las corrientes de colector de los transistores son iguales, por lo que  $I_0 = I_{C_{R10}} = 0,946 \text{ mA}$ .



**Figura 1:** Fuente de corriente para el doble amplificador diferencial balanceado.

Por otro lado, Analizando el lazo representado en la Figura 1, se cumple que:

$$V_m = V_{BE_2} + I_{R_9} R_9 - V_{BE_1} \quad (4)$$

El término  $I_0$  es una corriente constante impuesta por el espejo de corriente y calculada previamente. Si los transistores son iguales las tensiones base-emisor son idénticas  $V_{BE_1} = V_{BE_2}$ , y entonces la corriente  $I_{R_9} = V_m / R_9$ . Al final, por el lema de corriente de Kirchoff se tiene:

$$\begin{aligned} 1 & & 2 \\ I_1 + I_{R_9} &= I_0 & I_2 &= I_0 + I_{R_9} \\ I_1 &= I_0 - \frac{V_m}{R_9} & I_2 &= I_0 + \frac{V_m}{R_9} \end{aligned} \quad (5)$$

Sustituyendo el valor de la corriente  $I_0$  calculada previamente, llegamos a las siguientes expresiones para la corriente de salida de los amplificadores diferenciales:

$$I_1 = 0,946 - \cos(\omega_m t) \text{ mA} \quad (6a)$$

$$I_2 = 0,946 + \cos(\omega_m t) \text{ mA} \quad (6b)$$



- 3) **(0,75 puntos)** Calcule el valor de la ganancia en la zona lineal del circuito y la expresión de la señal modulada de salida resultante. Tenga en cuenta que la constante de Boltzman es  $k = 1,3806530 \cdot 10^{-23}$  (J/K), la temperatura  $T = 290 K^o$ , y la carga del electrón  $q = -1,602564 \cdot 10^{-19}$  (C).

Siguiendo los pasos descritos en los apuntes teóricos de la asignatura (*habría que comentarlos brevemente*) se llega a la conclusión que la ganancia en la zona lineal del doble amplificador diferencial tiene la siguiente expresión:

$$g = \frac{V_{sal}}{V_p} = \frac{K_0 R_2 q}{kT} V_m \quad (7)$$

El valor de la constante  $K_0 = 1/R_9$  se deduce del análisis de la fuente de corriente de la Figura 1, por lo que tenemos que:

$$g = \frac{R_2 q}{R_9 kT} V_m = 156 V_m \quad (8)$$

La expresión de la señal de salida será:

$$V_{sal} = g V_p = 156 V_m V_p = 3,12 \cos(\omega_p t) \cos(\omega_m t) \quad (9)$$

Como se puede apreciar la expresión anterior corresponde a una doble banda lateral (DBL).

- 4) **(0,25 puntos)** ¿Qué le sucede a la señal de salida si se aumenta mucho las tensiones de las señales de entrada?

Si se aumenta indefinidamente las tensiones se provoca que el circuito se aleje de un comportamiento lineal y aparezcan armónicos indeseados de la modulación DBL a frecuencias multiples de la portadora que posteriormente habría que eliminar por filtrado.

- 5) **(0,25 puntos)** ¿Qué haría para generar con el circuito una modulación de tipo AM?

Para generar una modulación AM se desbalancean las resistencias  $R_{14}$  y  $R_{15}$ , tal y como se vio en prácticas de la asignatura. Estas resistencias normalmente se implementan con un potenciómetro. Al tomar un valor distinto provocan la aparición del término de la portadora con lo que se tiene una modulación de AM. El índice de modulación se puede ajustar dependiendo de la diferencia entre las dos resistencias.


- 6) **(0,5 puntos)** Indique cómo modificaría el circuito para convertirlo en doblador de frecuencia.

Para tener un doblador de frecuencia igualamos las señales de entrada correspondientes a la portadora y a la moduladora modificando el esquema del circuito de la forma indicada en prácticas de la asignatura. De esta forma se obtiene un esquema final con el aspecto representado en la Figura 2.

## Problema 2 (3,5 puntos)

En este problema analizaremos el comportamiento de un PLL con diferentes tipos de filtro de lazo (ver la Figura 7 y la Figura 8).

- 1) **(0,5 puntos)** Encuentre la función de transferencia  $F(s)$  de los filtros de lazo de la Figura 7 y la Figura 8. Por otra parte, calcule la función de transferencia de fase de los PLLs resultantes.



**Figura 2:** Doblador de frecuencia.

Para el filtro activo con amplificador operacional de la Figura 7 se tienen las siguientes relaciones:

$$I_1 = V_i(s)/(Ls + R_1) \quad \text{relación entre corriente entrante y tensión de entrada} \quad (10)$$

Por otra parte, se tiene para la tensión de salida que:

$$V_o(s) = -R_2 I_2 \quad \text{relación entre corriente entrante y tensión de entrada} \quad (11)$$

Asimismo, la corriente de entrada es igual que la corriente de salida  $I_1 = I_2$ , por lo que finalmente con esta última relación y las ecuaciones (10) y (11):

$$F(s) = \frac{V_o(s)}{V_i(s)} = \frac{R_2}{Ls + R_1} \quad \text{se ha invertido el signo por conveniencia} \quad (12)$$

La función de transferencia de fase  $H_{PLL}(s)$  para un PLL del que forma parte este filtro de lazo será, partiendo de la expresión general  $H_{PLL}(s) = \frac{KF(s)}{s+KF(s)}$ :

$$H_{PLL}(s) = \frac{K R_2/L}{s^2 + \frac{R_1}{L}s + \frac{K R_2}{L}} \quad (13)$$

Para el segundo filtro de lazo de la Figura 8 se tiene analizando el divisor de tensión la siguiente respuesta:

$$F(s) = \frac{1}{LC s^2 + RC s + 1} \quad (14)$$

Procediendo de forma similar al caso anterior, la función de transferencia de fase del PLL será:

$$H_{PLL}(s) = \frac{\frac{K}{LC}}{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s + \frac{K}{LC}} \quad (15)$$



- 2) **(0,75 puntos)** Indique el orden y el tipo para cada uno de los PLLs con los filtros de lazo anteriores. Asimismo, obtenga la expresión del coeficiente de amortiguamiento  $\xi$  y de la pulsación propia  $\omega_n$  en función de los componentes de los filtros y los parámetros del PLL, siempre y cuando sea posible.  
Para el PLL del primer filtro el grado del denominador de la función de transferencia (13) es 2, por lo que podemos afirmar que se trata de un PLL de orden 2. Por otra parte, para saber el tipo veremos el número de polos en el origen de la expresión:

$$1 + K \frac{F(s)}{s} = 1 + K \frac{R_2}{s(Ls + R_1)} \quad (16)$$

que como se puede ver únicamente presenta un polo en el origen y por tanto el PLL es de tipo 1. En definitiva, tenemos un PLL de orden 2 y tipo 1.

Al tratarse de un PLL de orden 2, podemos determinar el coeficiente de amortiguamiento  $\xi$  y la pulsación propia  $\omega_n$ . Para ello en primer lugar, determinaremos los polos de la función de transferencia de fase.

$$s = \frac{-\frac{R_1}{L} \pm \sqrt{\frac{R_1^2}{L^2} - \frac{4KR_2}{L}}}{2} = \frac{-\frac{R_1}{L} \pm 2\sqrt{KR_2/L} \sqrt{\frac{R_1^2}{4KR_2L} - 1}}{2} = \frac{-2\omega_n\xi \pm 2\omega_n\sqrt{\xi^2 - 1}}{2} \quad (17)$$

Identificando términos llegamos a los siguientes valores para el coeficiente de amortiguamiento y la pulsación propia:

$$\omega_n = \sqrt{\frac{KR_2}{L}} \quad (18a)$$

$$\xi = \frac{R_1}{2\sqrt{KR_2L}} \quad (18b)$$

Teniendo en cuenta las relaciones anteriores, la función de transferencia de fase (13) se puede escribir como:

$$H_{PLL}(s) = \frac{\omega_n^2}{s^2 + 2\omega_n\xi s + \omega_n^2} \quad (19)$$

Para el segundo PLL el grado del denominador de la función de transferencia (15) es tres y por tanto ese será el orden del PLL. Por otro lado, la expresión:

$$1 + K \frac{F(s)}{s} = 1 + K \frac{1}{s(LC s^2 + RC s + 1)} \quad (20)$$

presenta un único polo en el origen, lo que nos lleva a afirmar que el PLL es de tipo 1. Finalmente, estamos ante un PLL de orden 3 y tipo 1.

Para el este PLL no tiene sentido hablar de pulsación propia y de coeficiente de amortiguamiento al ser de orden tres.

- 3) **(0,75 puntos)** Calcule los errores de fase resultantes a la salida de los PLLs ante un salto de fase en la señal de entrada, un salto de frecuencia y una rampa en frecuencia.  
En este apartado emplearemos el teorema del valor final para estudiar el comportamiento de la función de error de fase  $E(s)$ . Esta función se define como:



$$E(s) = \Phi_r(s) - \Phi_v(s) = \Phi_r(s) \left[ 1 - \frac{\Phi_v(s)}{\Phi_r(s)} \right] = \Phi_r(s) [1 - H_{PLL}(s)] \quad (21)$$

Por otra parte el teorma del valor final relaciona limites en el dominio de Laplace con limites temporales de la siguiente manera:

$$\lim_{t \rightarrow \infty} \epsilon(t) = \lim_{s \rightarrow 0} sE(s) \quad (22)$$

Los distintos cambios de fase en la entrada en el dominio de Laplace  $\Phi_r(s)$  quedan como:

$$\phi_r(t) = \Delta\phi u(t) \quad \text{salto de fase} \quad (23a)$$

$$\Phi_r(s) = \frac{\Delta\Phi}{s} \quad (23b)$$

$$\phi_r(t) = \Delta\phi t u(t) \quad \text{salto en frecuencia} \quad (23c)$$

$$\Phi_r(s) = \frac{\Delta\Phi}{s^2} \quad (23d)$$

$$\phi_r(t) = \Delta\phi t^2 u(t) \quad \text{rampa en frecuencia} \quad (23e)$$

$$\Phi_r(s) = \frac{\Delta\Phi}{s^3} \quad (23f)$$

Veamos que sucede con el error de fase del primer PLL para los distintos cambios en la señal de entrada. En primer lugar para el salto de fase se tiene:

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s} \frac{s^2 + 2\omega_n \xi s}{s^2 + 2\omega_n \xi s + \omega_n^2} = 0 \quad (24)$$

Como se puede apreciar, el PLL se consigue enganchar ante saltos de fase. Por otro lado, para un salto de frecuencia obtendremos:

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s^2} \frac{s^2 + 2\omega_n \xi s}{s^2 + 2\omega_n \xi s + \omega_n^2} = \Delta\Phi \frac{2\xi}{\omega_n} \quad (25)$$

un error de fase constante de valor  $E = \Delta\Phi \frac{2\xi}{\omega_n}$ . Por último, para el caso de la rampa en frecuencia el resultado corresponde a :

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s^3} \frac{s^2 + 2\omega_n \xi s}{s^2 + 2\omega_n \xi s + \omega_n^2} = \infty \quad (26)$$

un error de fase no acotado, por lo que se puede afirmar que el PLL no se engancha a este tipo de variaciones.

Para el segundo PLL obtendremos un comportamiento muy similar debido a que presentan el mismo tipo.

Para un salto de fase el PLL se engancha sin error:

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s} \frac{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s}{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s + \frac{K}{LC}} = 0 \quad (27)$$

Para un salto de frecuencia se tiene un error de fase constante:

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s^2} \frac{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s}{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s + \frac{K}{LC}} = \frac{\Delta\Phi}{K} \quad (28)$$


Por último, para una rampa en frecuencia el PLL no se engancha:

$$\lim_{s \rightarrow 0} sE(s) = \lim_{s \rightarrow 0} s \frac{\Delta\Phi}{s^3} \frac{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s}{s^3 + \frac{R}{L}s^2 + \frac{1}{LC}s + \frac{K}{LC}} = \infty \quad (29)$$

- 4) **(0,75 puntos)** Represente como señales de entrada de un PLL de orden 2 y tipo 2, un escalón de fase, un salto en frecuencia y una rampa en frecuencia. Represente los diagramas de Lissajous resultante para cada una de las señales de entrada anteriores. Asimismo, muestre la señal de error de fase entre la entrada y la salida, suponiendo que el PLL se encuentra enganchado inicialmente y un coeficiente de amortiguamiento  $\xi$  de tipo subamortiguado.

Se ha escogido para la representación de las gráficas una pulsación propia  $\omega_n = 180$  y un coeficiente de amortiguamiento  $\xi = \sqrt{2}/2$ .

En el primer conjunto de gráficas (ver la Figura 3) tenemos la salida del PLL para un salto de fase de  $\pi/4$  que se produce en la mitad de intervalo temporal. Como se puede apreciar el error de fase tiende a cero después de producirse el salto (ver la Figura 3(c)). Por otra parte, el diagrama de Lissajous tiende a una línea cerrada, lo que una vez más confirma el enganche (ver la Figura 3(b)). Se ha supuesto una fase inicial de la señal de entrada de  $\pi/2$ .



(a) Salto de fase de  $\pi/4$ .


(b) Diagrama de Lissajous para salto de fase.

(c) Error de fase a la salida

**Figura 3:** Comportamiento de un PLL de orden 2 y tipo 2 ante un salto de fase de  $\pi/4$  en la entrada. Se ha escogido  $\omega_n = 180$  y  $\xi = \sqrt{2}/2$ .


El segundo conjunto de gráficas (ver la Figura 4) corresponde a un salto en frecuencia del 20%. En este caso se supone que el salto se ha producido al comienzo del intervalo temporal. Como se puede apreciar en la Figura 4(c) el error de fase tiende a cero debido a que estamos trabajando con un PLL de tipo 2. Se puede apreciar también como el error de fase oscila debido a que estamos simulando una situación en el coeficiente de amortiguamiento es de tipo subamortiguado ( $\xi = \sqrt{2}/2$ ). Por último, hay que decir que el diagrama de Lissajous también tiende a una línea debido a que se ha conseguido el enganche (ver la Figura 4(b)).

Por último, estudiamos que le sucede al PLL si tenemos una rampa frecuencia del 20% a la entrada en el intervalo temporal de la simulación. Esta rampa se produce desde el comienzo del intervalo hasta el final. En esta situación el error de fase tiende a una constante (ver la Figura 5(c)), tal y como se deduce de la teoría de la asignatura. Asimismo, el diagrama de Lissajous queda abierto (ver la Figura 5(b)) lo cual indica el error de fase constante al que nos referimos.



(a) Salto de frecuencia del 20%. (b) Diagrama de Lissajous para salto de frecuencia. (c) Error de fase a la salida

**Figura 4:** Comportamiento de un PLL de orden 2 y tipo 2 ante un salto de frecuencia del 20 por ciento en la entrada. Se ha escogido  $\omega_n = 180$  y  $\xi = \sqrt{2}/2$ .



(a) Rampa de frecuencia hasta 20%. (b) Diagrama de Lissajous para una rampa de frecuencia. (c) Error de fase a la salida

**Figura 5:** Comportamiento de un PLL de orden 2 y tipo 2 ante una rampa de frecuencia del 20 por ciento en la entrada. Se ha escogido  $\omega_n = 180$  y  $\xi = \sqrt{2}/2$ .



- 5) **(0,5 puntos)** Calcule el margen de enganche de un PLL enganchado inicialmente a un tono de 1,6 MHz con filtro de lazo  $F(s) = \frac{1+0,04s}{0,08s}$ , constante del VCO 50 KHz/V, constante del detector de fase  $A_d = 0,08$  V/rad. El margen de enganche es la variación de frecuencia  $\Delta f = f_o - f_i$  respecto a la referencia fija por el VCO, en nuestro caso  $f_o = 1,6$  MHz. La variación de frecuencia  $\Delta f$  dará lugar a una tensión de control en el VCO de valor  $V_o$ . Se ha de cumplir la siguiente relación:

$$\Delta f = K_v V_o \quad \text{Hz} \quad (30)$$

Por otra parte, a la salida del detector de fase se tiene una tensión de valor  $V_d = A_d \theta_e$ , siendo  $\theta_e$  la diferencia de fase entre entra y salida. Se asume que para que el PLL este enganchado esa diferencia de fase debe ser como mucho  $|\theta_e| = \pi/2$ . Asimismo, se cumple que la tensión en el VCO es la que se tiene a la salida del filtro de lazo:

$$V_o = F(\omega)V_d \quad (31)$$

Como la frecuencia de trabajo es alta en relación a la función de transferencia del filtro, se puede aproximar  $F(\omega) \sim \frac{1}{2}$ , por lo que:

$$V_o \sim V_d/2 \quad (32)$$

En base a las relaciones anteriores escribimos:

$$\Delta f = K_v v_o = K_v V_d/2 = K_v A_d \theta_e/2 = 3,14 \quad \text{KHz} \quad (33)$$

Como la excursión de frecuencia puede ser positiva o negativa, se asume como variación final el doble de la obtenida en (33), con lo que  $\Delta f = 6,28$  KHz.


- 6) **(0,25 puntos)** En el PLL del apartado anterior se aumenta lentamente la frecuencia, observándose que éste sigue enganchado. ¿Qué sucede si ésta se hace crecer de forma indefinida?, ¿a qué se debe ese comportamiento? Si se aumenta la frecuencia de forma indefinida los componentes dejan de operar dentro de su margen lineal, por lo que el PLL llegará a un punto donde se desengancha. A este tipo de comportamiento se le denomina margen de seguimiento, y presenta un rango finito de variación debido a las características reales de los componentes.

### Problema 3 (3,5 puntos)

- 1) **(1,0 puntos)** A la vista de la Figura 9, que corresponde a la medida hecha sobre el condensador denominado  $C_1$  del circuito de la Figura 11 después de simular durante 300 ms con una frecuencia de muestreo de 0,04 ms, comente:
- ¿Qué es lo que se está representando?  
Se está representando la detección hecha con este diagrama (analizando lo que pasa tras el último filtro paso bajo).
  - ¿Es lo que se podría esperar como resultado?  
Sí se podría decir que tenemos detectada nuestra señal moduladora, ya que esta es de 20 Hz y aparece un tono de más de 150 mV a dicha frecuencia, sin embargo tenemos productos de intermodulación a 40 y 60 Hz.



- Comente qué mejoras se podrían hacer, si es posible.  
Podrían eliminarse usando un filtro paso bajo con mejor resolución.
- 2) (0,75 puntos) Basándonos en la Figura 10 (esquema del subcircuito), responda a las siguientes cuestiones:
- Considerando que estamos analizando el bloque de la Figura 10, explique que modificaciones se han realizado sobre el modulador balanceado visto en clase para obtener una respuesta en frecuencia como la representada en la Figura 12.  
Se ha modificado el valor de la resistencia  $R_2$  para desbalancear el cto. y tener así una modulación AM (con una portadora distinta de cero).
  - Si trabajásemos con el modulador balanceado sin realizar ninguna modificación sobre él comenta qué tipo de modulación sería la obtenida y qué ventaja se tiene con respecto a trabajar con el modelo representado en la figura.  
Obtendríamos una modulación DBL, es decir sin portadora, y la ventaja obtenida sería que en transmisión no sería necesario aplicar potencia alguna sobre la frecuencia de la portadora.
- 3) (1,0 puntos) Marque sobre la Figura 11 los bloques que podrían representar este esquema, siendo uno de estos bloques el denominado PLL (por tanto no es necesario que se desglose el PLL en bloques más pequeños, aunque sí que hay que decir que tipo de oscilador está empleando el VCO del PLL).
- 4) (0,75 puntos) A la vista de la Figura 12, que corresponde a la medida hecha sobre el puerto de salida del subcircuito, comente:
- ¿Qué se está representando?  
El subcircuito es un transmisor que está modulando la señal en AM.
  - ¿El circuito representa algún tipo de detector?  
No es ningún tipo de detector.
  - Justifique matemáticamente el modelo de detector capaz de recuperar la señal moduladora.  
El detector que se necesitará es un detector coherente porque el índice de modulación es superior a 1 y por tanto se considera que está sobremodulado.  $m = 2 \cdot 402/412 = 1,95$ .
  - ¿Existe la posibilidad de realizar alguna detección correcta?  
En este caso se podría detectar la señal si pudiéramos usar un PLL que permitiese el enganche en fase y frecuencia.



**Figura 6:** Modulador balanceado doble banda lateral.

Componente	Valor	Unidad
$R_1, R_2$	3.9	$K\Omega$
$R_3, R_4, R_9$	1.0	$K\Omega$
$R_5, R_{13}, R_{18}, R_{19}, R_{20}$	50.0	$\Omega$
$R_6$	500.0	$K\Omega$
$R_7$	6.8	$K\Omega$
$R_{10}, R_{11}, R_{12}$	500.0	$\Omega$
$R_{14}, R_{15}$	25.0	$K\Omega$
$R_{16}, R_{17}$	10.0	$K\Omega$
$C_1, C_2, C_3$	1.0	$\mu F$

**Cuadro 1:** Valores de los componentes del modulador balanceado de la Figura 6.




Figura 7: Primer filtro de lazo.




Figura 8: Segundo filtro de lazo.




Figura 9: Señal en el condensador  $C_1$  del circuito de la Figura 11.




Figura 10: Primer esquema.




Figura 11: Segundo esquema del que forma parte un PLL.




Figura 12: Señal sobre el puerto de salida del subcircuito.